CLIPPEDIMAGE= JP406013447A

PAT-NO: JP406013447A

DOCUMENT-IDENTIFIER: JP 06013447 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT

PUBN-DATE: January 21, 1994

INVENTOR-INFORMATION:

NAME

TAGAYA, YUTAKA

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY N/A

APPL-NO: JP04193373 APPL-DATE: June 26, 1992

INT-CL (IPC): H01L021/66; H01L027/04

US-CL-CURRENT: 257/48,257/620

ABSTRACT:

PURPOSE: To separate an auxiliary circuit for measurement

efficiently and to

prevent the decrease in the number of chips per wafer.

CONSTITUTION: An auxiliary circuit 10 which is used for

measuring a

characteristic of a chip 1 is installed in a chip 2

adjacent to the chip 1.

Electricity is supplied to the auxiliary circuit 10 from

the chip 1 through a

power line 14 and a GND line 15. A test signal inputted

into a pad 11 from a

probe of an IC tester is processed in the auxiliary circuit

10 and then is

inputted into a circuit to be measured in the chip 1

through a signal line 13

and a signal input terminal 12. After measurement of a

characteristic, a wafer

is cut along scribe lines 16 and thereby the auxiliary

circuit 10 on the chip 2

is separated from the chip 1.

COPYRIGHT: (C) 1994, JPO& Japio

03/07/2002, EAST Version: 1.03.0002

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平6-13447

(43)公開日 平成6年(1994)1月21日

(51)Int.Cl.5

識別記号

FI

技術表示箇所

HOIL 21/66

Y 7352-4M

庁内整理番号

27/04

T 8427-4M

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平4-193373

(22)出願日

平成 4年(1992) 6月26日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 多賀谷 裕

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 尾身 祐助

# (54)【発明の名称】 半導体集積回路

# (57)【要約】

【目的】 測定用補助回路の切り離し作業の効率化。ウェハ当たりのチップ数の低減化の防止。

【構成】 チップ1の特性測定を行うときに用いる補助 回路10をチップ1に隣接したチップ2内に設ける。補助回路10への給電は電源ライン14、GNDライン15を介してチップ1から行われる。1Cテスタの探針からパッド11に入力されたテスト信号は、補助回路10で加工された後、信号ライン13、信号入力端子12を介してチップ1内の被測定回路へ入力される。特性測定終了後、スクライブ線16に沿ってウェハを切断すると、チップ2上の補助回路10はチップ1から分離される。



1~5…半導体集積回路チップ

7 13… 信号ライン

10…特性測定用補助回路

14…電源ライン

11…特性測定用パット

15…GNDライン

12…被測定回路の信号入力端子

16…スクライブ線

### 【特許請求の範囲】

【請求項1】 半導体チップ上に特定の機能を有する電 子回路が形成されている半導体集積回路において、当該 チップの電子回路を試験するための測定用補助回路がウ ェハ上で当該チップに隣接したチップ上に形成されてい ることを特徴とする半導体集積回路。

# 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、半導体集積回路に関 し、特にウェハテスト時に使用する測定用補助回路が形 10 るのみである。 成されている半導体集積回路に関する。

# [0002]

【従来の技術】ウェハテスト、即ちペレッタイズ前のウ ェハの段階で各チップに対して行われる良否判定には、 通常ICテスタが用いられる。 而してICテスタは、~ 数10MHz程度迄の動作速度の回路についての試験が 可能であり、テストピンにおけるパルスの立ち上がり (立ち下がり)のスピードは数10ns~100ns程 度である。

【0003】ところが、例えば超高速バイポーラ素子を 用いたプリスケーラ等は8GHz程度の高速動作を行う ため、このような回路をテストするには、立ち上がり速 度が10mg以下の高速なテスト信号が必要となる。上 述の緩慢な立ち上がり速度のICテスタでテストを行っ た場合、ダブルカウントする等の不都合が起こるからで ある。そこで、これらの製品に対するウェハテストは、 通常、消費電流やバイアス電圧特性等のDCテストのみ で済している。

【0004】しかし、上記のDCテストのみでは不良品 の検出が十分に行えない場合があり、そのような製品に 30 対しては超高周波測定が必要となる。その場合には、I Cテスタのテスト信号を、補助回路を通すとにより、立 ち上がり(立ち下がり)の速い信号に変換し、これを被 テスト回路に入力することが行われている。従来、この 補助回路は次のように設置されていた。

【0005】 ② 補助回路を、プロープ探針を保持する プローブカード (テストボード) 上に搭載する。

- ② 被測定回路と同一チップ上に補助回路を設ける。
- ③ 補助回路を、被測定回路と隣接した専用チップ上に 設ける。

【0006】図3は、2の例を示すウェハの平面図であ る。同図において、1~5は、被測定回路類が搭載され た半導体集積回路チップであり、ここで、チップ1には チップ2~4が隣接している。各チップには、特性測定 用補助回路10が形成されており、この回路には、電源 ライン14、GNDライン15によりテスト回路10に 電力が供給される。 I Cテスタより特性測定用パッド1 1に入力された信号は、補助回路10で加工され、信号 ライン13を介して、被測定回路の入力端子12に供給 される。これらのチップは特性測定後にスクライブ線1 6によって切断され個々のペレットに分断される。

【0007】図4は、上記3の例を示すウェハの平面図 であり、この場合、補助回路10は、電源パッド17、 GNDパッド18とともに補助回路用専用チップ6、7 に搭載されている。補助回路用専用チップ6、7は、特 性測定終了後には、本来の回路が搭載されている半導体 集積回路チップ1~5からは切断・除去される。この③ のケースでは、半導体集積回路チップ1と補助回路用専 用チップ6とは、信号ライン13によって接続されてい

#### [0008]

【発明が解決しようとする課題】上述した①の従来例で は、スペース的に制約のあるプローブカード上に補助回 路を実装する必要があるため、任意の複雑な補助回路を 搭載することが困難である。更に、被測定チップから補 助回路までの距離が大きいため、高い周波数領域での特 性が劣化するという問題点もある。

【0009】また、②の例では、特性テスト後に、電気 的特性の改善および消費電力低減の面から、被測定回路 20 より補助回路を取り除かなければならないが、全半導体 集積回路チップに関してこの切り離し作業を行うこと は、極めて困難なことである。

【0010】更に、③の従来例では、補助回路専用チッ プの面積としてペレット分割作業でのマージンを見込ん でおく必要があるため、相当の面積が補助回路に消費さ れることになる。そのため1ウェハからとれるチップ数 が減少してコストアップにつながるという問題点があっ た。

# [0011]

【課題を解決するための手段】本発明の半導体集積回路 は、これらの問題点を解決するために、半導体基板上に 設けられた電子回路の機能テストを行うための特性測定 補助回路を、ウェハ上に隣接する製品チップ上に配置 し、特性測定用補助回路を通った信号をスクライブ線を 横切って被測定チップに供給することを特徴としてい る。

# [0012]

【実施例】次に、本発明の実施例について図面を参照し て説明する。図1は、本発明の第1の実施例を示す半導 40 体ウェハの平面図である。この実施例においては、被測 定回路を含む半導体集積回路チップ1に、同様な半導体 集積回路チップ2~5が隣接しており、チップ1の被測 定回路に対する特性測定用補助回路10および特性測定 用パッド11が隣接した半導体集積回路チップ2に搭載 されている。ただし、特性測定用補助回路10への電力 は、電源ライン14、GNDライン15を介してチップ 1から供給される。また、特性測定用補助回路10-信 号入力端子12間もチップ間をまたぐ信号ライン13に より接続されている。

【0013】チップ1に対する機能テストの際には、I 50

Cテスタからの信号は探針を介してチップ2の特性測定用パッド11に入力される。この信号は、特性測定用補助回路10において加工され、立ち上がり時間が10ns以下の急峻なパルスに変換された後、チップ1の信号入力端子12を介してチップ1内の被測定回路に入力される。

【0014】本実施例では、このように被測定回路の搭 載されたチップ1と、このチップをテストするための補 助回路を搭載したチップとを別個のものとしたことによ り、特別なライン切断工程は設けなくとも、スクライブ 線16上でこれらのチップ間を切断するときに、信号ラ イン13、電源ライン14、GNDライン15も同時に 切断することができる。また、チップ分割後は、電力を 消費しない補助回路10と、切断された信号ライン、電 源ライン、GNDラインが残るだけであり、そしてこれ ら残された回路およびラインにより本体回路の高周波特 性が大きく損なわれることはない。また、この実施例の ウェハは、補助回路専用のチップを含まず、本来の製品 チップ面積とほぼ同等のチップ面積でテスト用回路の付 加が可能なため、ウェハ当たりのチップ数に与える影響 20 も少ない。従って、本実施例により、超高速回路のオン ウェハでの機能テストが可能となり、テスト工数の削 減、テスト信頼性の向上に対して大きな効果を上げるこ とができる。

【0015】図2は、本発明の第2の実施例を示すウェハの平面図である。本実施例の図1に示された第1の実施例と相違する点は、チップ2上の特性測定用補助回路10への給電を、チップ1から電源ライン14を介して行うのに代えて、チップ2内に電源パッド17を設け、該パッドを介して行うようにした点である。本実施例で30は、被測定回路における配線長を短くできるので、より高周波特性を向上させることができる。

[0016]

【発明の効果】以上説明したように、本発明の半導集積回路は、半導体基板上に設けられた電子回路の機能テストを行うための特性測定用補助回路を、ウェハ上でその電子回路の搭載された被測定チップに隣接したチップ上に配置し、特性測定用補助回路を通った信号をスクライブ線を横切って被測定チップに供給するようにしたものであるので、本発明によれば、半導体集積回路チップ面積の増加を最小限におさえつつ特性測定専用の回路をウェハ内に付加することができる。従って、本発明によれば、ウェハ当たりのチップ数に影響を与えることなく、高周波特性に優れた信号を被測定回路に供給することが可能になる。また、半導体集積回路チップのペレッタイズ工程において、自動的に測定用補助回路および電源回路が切断されるため、結果としてテスト工数の削減、チップ単価の低減化、等の効果を期待できる。

4

# 【図面の簡単な説明】

【図1】 本発明の第1の実施例を示すウェハの平面図。

) 【図2】 本発明の第2の実施例を示すウェハの平面 図。

【図3】 第1の従来例のウェハの平面図。

【図4】 第2の従来例のウェハの平面図。

### 【符号の説明】

1~5…半導体集積回路チップ、 6、7…補助回路 用専用チップ、 10…特性測定用補助回路、 1 1…特性測定用パッド、 12…被測定回路の信号入 力端子、 13…信号ライン、 14…電源ライン、 15…GNDライン、 16…スクライブ 線、 17…特性測定用電源パッド、18…特性測定 用GNDパッド。

【図1】

1~5…半導体集積回路チップ

10…特性测定用槽助回路

…特性測定用バッド 15…GNDライン …被測定回路の信号入力増子 16…スクライブ線

13-- 信号ライン

【図2】

